MIPS的英文全称为：Microprocessor without Interlocked Piped Stages，其机制是尽量利用软件办法避免流水线中的数据相关问题。最早是在80年代初期由斯坦福大学 Hennessy 教授领导的研究小组研制。MIPS是出现最早的商业RISC架构芯片之一，新的架构集成了所有原来MIPS指令集，并增加了许多更强大的功能。MIPS只进行CPU的设计，之后把设计方案授权给客户，使得客户能够制造出高性能的 CPU。
MIPS架构是业界高效的RISC架构，在给定的硅面积提供最佳性能和最低的功耗。MIPS的基本特点：包含大量的寄存器、指令数和字符、可视的管道延时时隙，这些特性使MIPS架构能够提供最高的每平方毫米性能和当今SoC设计中最低的能耗。今天40001百老汇官网电子游戏带大家一起了解经典的MIPS架构与其相关的技术。
MIPS32 Architecture
─────────
MIPS32架构是一种高性能的行业标准架构。其应用广泛，从微型控制器到高端网络设备，是数十亿电子产品的核心。它提供了健壮的指令集、广泛的软件开发工具以及来自众多合作伙伴和授权商的广泛支持。
MIPS32体系结构为64位MIPS64体系结构提供了无缝向上兼容性，带来了强大的功能、标准化的特权模式指令和对过去ISA版本的支持。
MIPS32体系结构基于一个固定长度、有规则编码的指令集，并使用一个加载/存储数据模型。该体系结构经过了简化，以支持高级语言的优化执行。算术和逻辑操作使用三操作数格式，允许编译器优化复杂的表达式。可用的32个通用寄存器使编译器能够通过在寄存器中保存经常访问的数据来进一步优化代码生成的性能。
MIPS64 Architecture
─────────
MIPS64体系结构被广泛应用于各种应用程序，包括游戏机、办公自动化和机顶盒等。它在如今的网络和电信基础设施应用中继续流行，是下一代服务器、高级驾驶员辅助系统(ADAS)和自动驾驶系统的核心。随着设计复杂性和软件使用量的不断增加，64位MIPS架构将应用于更广泛的连接消费设备、SOHO网络产品和新兴智能应用程序。
MIPS64体系结构为未来基于MIPS处理器的开发提供了坚实的高性能基础，它整合了强大的特性、标准化特权模式指令、支持过去的ISAs，并提供了来自MIPS32体系结构的无缝升级路径。
● 高性能缓存
数据流和预测操作的增加支持了嵌入式市场不断增长的计算需求。有条件的数据移动和数据预取指令是标准化的，允许在通信和多媒体应用程序中改进系统级的数据吞吐量。
● 定点DSP型指令集
定点DSP型指令进一步增强了多媒体处理能力。这些指令包括乘法(MUL)、乘法和加法(MADD)、乘法和减法(MSUB)和“count leading 0s/1s”(之前仅在一些64位MIPS处理器上可用)，在处理音频、视频和多媒体等数据流方面提供了更好的性能，无需向系统添加额外的DSP硬件。
● 强大的64位浮点寄存器
强大的64位浮点寄存器和执行单元加快了实时处理一些DSP算法和计算图形操作的速度。配对单指令将两个32位浮点操作数打包到一个64位寄存器中，允许单指令多数据操作(SIMD)。与传统的32位浮点单元相比，这提供了两倍的执行速度。浮点运算可以在软件中模拟。
● 寻址模式
MIPS64体系结构具有32位和64位寻址模式，同时处理64位数据。不需要64位寻址所需的额外内存就可获得64位数据。为了方便从32位系列迁移，该体系结构具有32位兼容模式，其中所有寄存器和地址都是32位宽的，执行MIPS32体系结构中的所有指令。
MIPS32和MIPS64体系结构包含了重要功能，包括SIMD(单指令多数据)和虚拟化。这些技术与多线程(MT)、DSP扩展（Digital Signal Process数字信号处理）和EVA(增强虚拟寻址)等技术相结合，丰富了体系结构，使其适用于需要更大内存、更高计算能力和安全执行环境的现代软件工作负载。
通过标准化特权模式和内存管理，并通过配置寄存器提供信息，MIPS64体系结构使实时操作系统和应用程序代码能够一次性实现，并与MIPS32和MIPS64处理器系列的未来成员一起重用。
高性能缓存的灵活性和内存管理方案是MIPS体系结构的优点。MIPS32和MIPS64体系结构通过定义良好的缓存控制选项扩展了这些优点。指令和数据缓存的大小可以从256字节到4 MB。数据缓存可以采用写回或写通过策略。还可以指定无缓存选项。内存管理机制可以采用TLB或块地址转换(BAT)策略。通过TLB, MIPS32体系结构满足Windows CE、Linux和Android内存管理需求， MIPS64体系结构满足了Linux、Android、Windows CE和其他历史上流行的操作系统的内存管理需求。
microMIPS Architecture
─────────
microMIPS是为微控制器和其他占用空间小的嵌入式设备设计的，它是一种代码压缩指令集体系结构(ISA)，提供32位性能和16位代码大小的大多数指令。它保持了MIPS32架构 98%的性能，同时将代码大小减少了25%，节省了大量的硅成本。通过更小的内存访问和指令缓存的有效使用，microMIPS还有助于降低系统功耗。
microMIPS ISA结合了重新编码的指令和新的16位和32位指令，以实现性能和代码密度的理想平衡。它整合了所有MIPS32指令和架构模块，包括MIPS DSP和MIPS MT，以及新的指令来减少高级代码大小。microMIPS ISA是向后兼容的，允许重用优化的MIPS微体系结构。
在MIPS体系结构的r3、r5和r6版本中支持microMIPS。它是在MIPS cpu上实现的，包括M14K、microAptiv和Warrior M51xx和Warrior M62xx系列核心。编译器的支持包含在Codescape开发工具中。
nanoMIPS Architecture
─────────
nanoMIPS是为嵌入式设备设计的一种可变长度指令集体系结构（ISA），在大大减少代码量的情况下提供高性能。在可比较的编译器标志下，它可以交付比MIPS32少40%的代码。通过更小的内存访问和指令缓存的有效使用，nanoMIPS有助于降低系统功耗。
nanoMIPS ISA将重新编码的指令和新的16位、32位和48位指令结合起来，实现了性能和代码密度的理想平衡。它整合了所有MIPS32指令和架构模块，包括MIPS DSP和MIPS MT及新指令来减少高级代码大小。
在MIPS架构的第6版中支持nanoMIPS。它首先在新的MIPS I7200多线程多核处理器系列中实现。基于MIPS GNU的开发工具中包含了对编译器的支持。
0755-8671 9961